Universal Chiplet Interconnect Express (UCIe) コンソーシアムは、オープン チップレット エコシステムをさらに前進させる UCIe 2.0 仕様のリリースを発表しました。

最新の仕様では、いくつかの重要な機能強化が導入されています。まず、システムインパッケージ (SiP) ライフサイクル全体を通じて、複数のチップセットにわたる管理性、テスト容易性、デバッグ (DFx) のための標準化されたシステム アーキテクチャのサポートが追加されます。これには、テスト、テレメトリ、およびデバッグ機能のために各チップレット内にベンダーに依存しない管理ファブリックを統合するオプションの UCIe DFx アーキテクチャ (UDA) が含まれます。

さらに、UCIe 2.0 では、ハイブリッド ボンディングによる 3D パッケージングがサポートされています。新しい UCIe-3D 規格は、最小 1 ミクロンから最大 25 ミクロンまでのバンプ ピッチをサポートし、2D および 2.5D アーキテクチャと比較してより高い帯域幅密度と改善された電力効率を可能にします。

「UCIe コンソーシアムは、急速に変化する半導体業界のニーズを満たすために、多様なチップセットをサポートしています」と、Samsung Electronics の社長兼コーポレートバイスプレジデントである Cheolmin Park 氏は述べています。

UCIe 2.0 仕様は、包括的なソリューション スタックを開発し、チップセット ソリューション間の相互運用性を促進することで、以前の反復に基づいて構築されています。

この仕様には、相互運用性とコンプライアンスのテストを容易にする最適化されたパッケージ設計も含まれており、ベンダーは既知のリファレンス実装に対して自社の UCIe ベースのデバイスでサポートされている機能を検証できます。

特に、UCIe 2.0 仕様は UCIe 1.1 および 1.0 との完全な下位互換性を維持しており、既存のチップレット ベースの設計へのスムーズな移行が保証されています。