通用 Chiplet Interconnect Express (UCIe) 联盟宣布发布 UCIe 2.0 规范，进一步推进开放式 Chiplet 生态系统。

最新规范引入了几项关键增强功能。首先，它增加了对标准化系统架构的支持，以实现整个系统级封装 (SiP) 生命周期中跨多个芯片组的可管理性、可测试性和调试 (DFx)。其中包括可选的 UCIe DFx 架构 (UDA)，该架构在每个小芯片内集成了供应商无关的管理结构，用于测试、遥测和调试功能。

此外，UCIe 2.0 还支持混合键合 3D 封装。新的 UCIe-3D 标准支持小至 1 微米至大 25 微米的凸块间距，与 2D 和 2.5D 架构相比，可实现更高的带宽密度和更高的功率效率。

“UCIe 联盟正在支持各种芯片组，以满足快速变化的半导体行业的需求，”三星电子总裁兼企业副总裁 Cheolmin Park 表示。

UCIe 2.0 规范以之前的迭代为基础，开发了全面的解决方案堆栈并鼓励芯片组解决方案之间的互操作性。

该规范还包括优化的封装设计，以促进互操作性和合规性测试，使供应商能够根据已知的参考实现来验证其基于 UCIe 的设备所支持的功能。

值得注意的是，UCIe 2.0 规范仍然完全向后兼容 UCIe 1.1 和 1.0，确保现有基于小芯片的设计的平稳过渡。