Консорциум Universal Chiplet Interconnect Express (UCIe) объявил о выпуске спецификации UCIe 2.0, которая будет способствовать дальнейшему развитию открытой экосистемы чиплетов.

Последняя спецификация содержит несколько ключевых усовершенствований. Во-первых, он добавляет поддержку стандартизированной системной архитектуры для обеспечения управляемости, тестируемости и отладки (DFx) для нескольких наборов микросхем на протяжении всего жизненного цикла системы в пакете (SiP). Сюда входит дополнительная архитектура UCIe DFx (UDA), которая интегрирует независимую от поставщика структуру управления внутри каждого чиплета для функций тестирования, телеметрии и отладки.

Кроме того, UCIe 2.0 обеспечивает поддержку 3D-упаковки с гибридным соединением. Новый стандарт UCIe-3D поддерживает шаг неровностей от 1 до 25 микрон, что обеспечивает более высокую плотность полосы пропускания и повышенную энергоэффективность по сравнению с архитектурами 2D и 2,5D.

«Консорциум UCIe поддерживает широкий спектр наборов микросхем для удовлетворения потребностей быстро меняющейся полупроводниковой промышленности», — сказал Чолмин Парк, президент и корпоративный вице-президент Samsung Electronics.

Спецификация UCIe 2.0 основывается на предыдущих итерациях путем разработки комплексного стека решений и обеспечения совместимости между решениями на чипсетах.

Спецификация также включает оптимизированные конструкции пакетов для облегчения тестирования совместимости и соответствия требованиям, что позволяет поставщикам проверять поддерживаемые функции своих устройств на базе UCIe по сравнению с известной эталонной реализацией.

Примечательно, что спецификация UCIe 2.0 остается полностью обратно совместимой со спецификациями UCIe 1.1 и 1.0, обеспечивая плавный переход к существующим конструкциям на базе чиплетов.