UCIe(Universal Chiplet Interconnect Express) 컨소시엄은 개방형 칩렛 생태계를 더욱 발전시키는 UCIe 2.0 사양 출시를 발표했습니다.

최신 사양에는 몇 가지 주요 개선 사항이 도입되었습니다. 첫째, SiP(시스템 인 패키지) 수명주기 전반에 걸쳐 여러 칩셋에 걸쳐 관리 효율성, 테스트 가능성 및 디버깅(DFx)을 위한 표준화된 시스템 아키텍처에 대한 지원을 추가합니다. 여기에는 테스트, 원격 측정 및 디버그 기능을 위해 각 칩렛 내에 공급업체에 구애받지 않는 관리 패브릭을 통합하는 선택적 UCIe DFx 아키텍처(UDA)가 포함됩니다.

또한 UCIe 2.0은 하이브리드 본딩을 통해 3D 패키징을 지원합니다. 새로운 UCIe-3D 표준은 1미크론부터 25미크론까지의 범프 피치를 지원하여 2D 및 2.5D 아키텍처에 비해 더 높은 대역폭 밀도와 향상된 전력 효율성을 제공합니다.

"UCIe 컨소시엄은 빠르게 변화하는 반도체 산업의 요구를 충족하기 위해 다양한 칩셋을 지원하고 있습니다"라고 삼성전자 사장 겸 부사장인 박철민은 말했습니다.

UCIe 2.0 사양은 포괄적인 솔루션 스택을 개발하고 칩셋 솔루션 간의 상호 운용성을 장려함으로써 이전 반복을 기반으로 구축되었습니다.

또한 이 사양에는 상호 운용성과 규정 준수 테스트를 용이하게 하는 최적화된 패키지 디자인이 포함되어 있어 공급업체가 알려진 참조 구현에 대해 UCIe 기반 장치의 지원 기능을 검증할 수 있습니다.

특히 UCIe 2.0 사양은 UCIe 1.1 및 1.0과 완전히 역호환되므로 기존 칩렛 기반 설계의 원활한 전환이 보장됩니다.