¿por qué utilizar memoria_order_seq_cst Involucrar:

hilos de asignación de hilo principal hilos

• trabajadores checking un indicador de parada:
• while (! stop.load (std :: memoria_order_reled))) { // realizar tareas }

  while (!stop.load(std::memory_order_relaxed))
  {
    // Perform tasks
  }

• Sutter afirma que usando Memory_order_Relaxed para comprobar el indicador es aceptable debido al impacto mínimo en el retraso de detención de hilo. Sin embargo, la razón para emplear memoria_order_sseq_cst para configurar el indicador de parada sigue sin estar claro.

análisis:

mo_relaxed La latencia de observar los cambios en las banderas Stop o Keep_running es crucial.

No está claro por qué Sutter aconseja contra las operaciones relajadas de la tienda. Sin embargo, el estándar ISO C no especifica el tiempo de visibilidad del almacén o los factores que lo afectan. Las implementaciones solo tienen el mandato para garantizar la visibilidad dentro de un período finito.

La latencia entre thread está determinada principalmente por la implementación. Implementaciones del mundo real Cerre los mecanismos de coherencia de caché de hardware, que generalmente dan como resultado una baja latencia (decenas de nanosegundos) para la visibilidad de la tienda.

ni seq_cst órdenes de memoria relajadas aceleran la visibilidad del almacén; Simplemente controlan el comportamiento de las operaciones posteriores en relación con la tienda o la carga. Los pedidos más fuertes no aceleran los eventos, sino que retrasan otras operaciones hasta que se mantenga el pedido especificado.

en hardware real con coherencia de caché, los pedidos de memoria no mejoran la tiempo de visibilidad del almacén; Ellos únicamente gestionan la capacidad de las operaciones posteriores para volverse a nivel mundial antes del compromiso de almacenamiento.

del orden de memoria relajada para el indicador de detener:

Los beneficios principales de la orden de memoria relajada para verificar el indicador de parada son:

Evitar la ejecución de instrucciones innecesarias, especialmente en ISAS donde adquirir o SEQ_CST requieren instrucciones adicionales (E.G., ARMV7 DMB ISH).

Conclusión:
en este escenario, Migeray_order, Memoria, Memoria, Migery_Rap almacenar la bandera de parada. Memory_order_seq_cst no es necesario para mejorar la sincronización de la visibilidad del almacén. En cambio, se utiliza para hacer cumplir el orden deseado de las operaciones posteriores y evitar problemas con los escritores simultáneos.